Datenerfassungssystem zur Erkennung transienter optischer Strahlungssignale
Basierend auf den Merkmalen eines starken Hintergrunds und eines schwachen Ziels bei der Erkennung transienter optischer Strahlung wird in diesem Artikel ein Datenerfassungsschema mit FPGA als Kern der Steuerung und Verarbeitung entworfen. Das Schema verwendet Hintergrund- und Signal-Doppelfilterkanäle sowie eine zweistufige programmgesteuerte Verstärkung, die die Qualität der Signalerfassung effektiv garantiert. Gleichzeitig wird eine Frequenzumwandlungsspeicherung für Zielsignale eingesetzt, was die Anforderungen an die Datenspeicherung und -übertragung erheblich reduziert und einen konsistenteren Erfassungsprozess gewährleistet. Meßgenauigkeit.
1 Systemaufbau und Funktionsprinzip
Das Datenerfassungssystem kann grob in drei Teile unterteilt werden: das Vorverarbeitungsmodul, das Sampling-Speichermodul und das FPGA-Steuermodul. Das Vorverarbeitungsmodul umfasst photoelektrische Umwandlungsgeräte, aktive Filterbänke und programmgesteuerte Verstärkerschaltungen. Das Blockdiagramm des gesamten Systems ist in Abbildung 1 dargestellt. Die photoelektrische Umwandlungsschaltung wandelt das in das System eintretende optische Signal über einen Detektor in ein Stromsignal um und wandelt es dann über einen Transimpedanz-Operationsverstärker in ein Spannungssignal um. Das System entwirft zwei Filterkanäle: Der Hintergrund übernimmt die Tiefpassfilterung und das Signal übernimmt die Hochpassfilterung. Im Ausgangszustand wählt der Analogschalter standardmäßig den Hintergrundkanal aus und der programmierbare Verstärker ist auf den Hintergrundmodus eingestellt. Nachdem das Hintergrundsignal durch A/D abgetastet wurde, wird es zum Schwellenwertvergleich an den FPGA gesendet. Wenn eine Situation erkannt wird, die größer als der Schwellenwert ist, schaltet das FPGA den Kanal des Analogschalters um, der Kanal des Hochpassfilters wird ausgewählt und der Betriebsmodus des programmgesteuerten Verstärkers wird als Signalmodus ausgewählt. Entsprechend den Eigenschaften des Signals, das am Anfang steil und am Ende langsam ist, realisiert der FPGA die Erfassung und Speicherung von Daten dicht und dann spärlich durch die koordinierte Steuerung von A/D und FIFO.
2. Hardware-Design des Datenerfassungssystems
2.1 Vorverarbeitungsschaltung der Vorderstufe
In der fotoelektrischen Erkennungsschaltung steht der Fotodetektor in direktem Zusammenhang mit der Qualität der Systemleistung. Um den Einfluss von induziertem Strom durch elektromagnetische Umgebungsstrahlung zu reduzieren, ist das Gerät für eine Keramikverpackung geeignet. Darüber hinaus sollte der lichtempfindliche Bereich des Detektors nicht zu groß sein, da sonst Parameter wie Dunkelstrom, Sperrschichtkapazität und Anstiegszeit zunehmen, was sich auf den Detektionseffekt auswirkt. Im Design wird die Silizium-Fotodiode S2387 der Japan Hamamatsu Company verwendet. Der Detektor zeichnet sich durch hohe Empfindlichkeit, schnelle Reaktionszeit und großen Dynamikbereich aus. Das Schaltungsdesign verwendet einen Null-Vorspannungsmodus, keinen Dunkelstrom, das Diodenrauschen ist hauptsächlich das vom Shunt-Widerstand erzeugte thermische Rauschen und weist die beste Präzision und Linearität auf. Der Hoch- und Tiefpassfilter verwendet einen aktiven Filter, der eine schnelle Reaktionsgeschwindigkeit, eine gute Wirkung bei der Filterung von Oberschwingungen und eine dynamische Kompensation der Blindleistung bietet. Der programmgesteuerte Verstärker besteht aus einem integrierten Operationsverstärker und einem Analogschalter. Der Analogschalter wird vom FPGA gesteuert und verschiedene Widerstände werden an den Eingangsanschluss des Operationsverstärkers angeschlossen, um die Verstärkung anzupassen.
2.2 Probenspeicherkreislauf
Da der Dynamikbereich des Zielsignals sehr groß ist (ca. 80 dB), ist es notwendig, einen ADC mit einem großen Dynamikbereich auszuwählen, um die Signalerfassung zu realisieren. Durch den Einsatz eines 14-b-ADC zur Abtastung der Signale mit einem Dynamikbereich, dessen Amplitude um bis zu vier Größenordnungen variiert, können die vom System geforderten Anforderungen an eine hohe Erkennungsempfindlichkeit erfüllt werden. Da jedoch alle A/D-Umwandlungsgeräte Präzisionsfehler aufweisen, kann die Verwendung hochpräziser A/D-Umwandlungskomponenten als A/D-Umwandlungskomponenten mit geringer Präzision Präzisionsfehler reduzieren. Dieses Design verwendet 16 bAD976A der ADI Company. AD976A geringer Stromverbrauch, 16-b-A/D-Wandler mit sukzessiver Approximation, die Konvertierungsgeschwindigkeit beträgt 200 KSPS, es kann zwischen interner und externer 2,5-V-Referenzstromversorgung gewählt werden. AD976 ermöglicht die gleichzeitige Ausgabe von 16 b und kann in Form von zwei 8 b ausgegeben werden. Um beim Design Pins einzusparen, werden zwei 8-b-Ausgänge verwendet.
Um eine genaue Übertragung von Daten zwischen verschiedenen Taktdomänen sicherzustellen, verwendet der Datencache einen asynchronen FIFO. Der asynchrone FIFO zeichnet sich durch hohe Geschwindigkeit und gute Zuverlässigkeit aus und kann eine Fehlabtastung von Daten aufgrund von Phasenunterschieden zwischen verschiedenen Takten vermeiden. Der im Design verwendete IDT7204 ist ein 4 096 × 9 b CMOS-Dual-Port-Speicher-Cache-Chip der IDT72XX-Serie. Die internen Lese- und Schreibzeiger werden nach dem First-In-First-Out-Prinzip gelesen und geschrieben, und der Schreibtakt W und der Lesetakt R werden extern bereitgestellt; Das Voll-Flag () und das Leer-Flag () steuern den Datenüberlauf und das Leerlesen und schreiben, wenn der Simulationsspeicher voll ist. Es kann problemlos jede Worttiefe und Wortlänge erweitern.
